경제용어사전

패널레벨페키지

[panel level packaging, PLP]

칩과 기기를 잇는 선을 패널에 직접 심는 패키징 공정이다. 칩을 자르기 전인 웨이퍼 상태에서 재배선 등을 일괄적으로 해 작고 얇은 반도체를 효율적으로 생산하는 웨이퍼레벨패키지(WLP) 공정보다도 앞선 기술로 평가된다.

WLP 공정보다 한 번에 패키징 할 수 있는 칩 수가 약 20% 많아 생산 원가를 낮출 수 있기 때문이다. WLP 공정은 원형의 웨이퍼에서 사각형의 칩을 찍어내 테두리 부분을 많이 버려야 하지만 PLP 공정은 사각 형태의 웨이퍼 패널을 기반으로 하기 때문에 버리는 부분이 대폭 줄어든다.

관련어

  • 펜티엄 칩[pentium chip]

    미국의 인텔사가 개발한 최신형 마이크로 프로세서. PC의 핵심두뇌인 마이크로 프로세서는 그...

  • 피터 뵈케[Peter Boettke]

    오스트리아 학파 경제학자. 1960년 미국 뉴저지주 로웨이 출생으로, 몽펠르랭 소사이어티 ...

  • 포트폴리오 보험전략

    미리 손실폭을 정해두고 그 범위 내에서 운용하는 전략으로 손절매 개념을 도입한 전략이다. ...

  • 프로젝트 파이낸싱[project financing, PF]

    금융기관이 발전소, 고속도로, 공항 등 사회간접자본 시설을 비롯한 대형건설사업에 필요한 재...